19日本国特許庁(TP)

⑪特許出願公開

⑩公開特許公報(A) 平4-23577

@Int. Cl. 5

識別記号

庁内整理番号

❸公開 平成4年(1992)1月27日

H 04 N

5/335 5/225 Z Z

8838--5C 8942--5C

審査請求 未請求 請求項の数 7(全12頁)

図発明の名称 固体撮像装置

> 創特 顧 平2-126706

> > 到

勝男

220出 願 平2(1990)5月18日

個発 明 者 髙 楯 健

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

個発 明 者 秋 山 俊 之

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

@発 明 者 村

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

個発 明 者 沢 樹

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製

作所中央研究所内

の出類 人 株式会社日立製作所 何代 理 人 弁理士 小川

東京都千代田区神田駿河台4丁目6番地

外1名

最終頁に続く

- 1.発明の名称 固体撮像装置
- 2. 特許請求の範囲
 - 1. 複数の信号出力線をもち、その出力線から提 像エリア中の異なった位置の画素信号情報を、 同時にかつ別々に読みだすことが可能な固体撮 像素子を使用し、前記園体撮像素子から、その 素子の画素数とTVフォーマットから決定され る読みだし間波数と異なる周波数で複数の箇素 情報を同時に読みだすこと、また前記複数の画 紫情報を一つもしくは複数の記憶装置に書き込 むこと、さらに前配一つもしくは複数の記憶装 置からTVフォーマットに適合するように読み だすことを特徴とした園体撮像装置。
- 2. 各水平走査線上の連続する面素信号を、複数 の対応する僧号出力線から連続して読みだす間 波数は、前記機像素子の水平画素数とTVフォ ーマットから決定される読みだし周波数の複数 信号線数分の一であることを特徴とする請求項

- 1 記載の固体撮像装置。
- 3. 固体撮像素子は、複数の水平読みだし用CC Dを備えるCCD型撮像素子であり、複数の水 平走査線の画素情報を、各々別個に収容できる 複数の水平競みだしCCDへ転送し、前記複数 の水平読みだしCCDを同時に読みだすことを 特徴とする請求項1記載の固体撮像装置。
- 4. 出力信号を一つもしくは複数の記憶装置に普 き込む、もしくは読みだす際に、複数の信号出 力の各直流成分が異なる場合、各信号出力の基 準黒レベル部のうち、一つを基準として他の残 りの信号出力中の黒レベルとの差が極小となる ように補正する機能を有する事を特徴とする詩 求項Ⅰ記載の固体撥像裝置。
- 5. 上記補正機能として、摄像素子のオプチカル ブラック部をクランプする複数のクランプ回路 と、クランプ後の複数億号のオプチカルブラッ ク部を再びサンプルホールドする回路と、サン プルホールド回路出力の差をとる差動増額器と から構成され、差動増幅器の出力を前記したク

- 2 -

ランプ回路のうち、基準電圧にクランプするクランプ回路以外のクランプ回路のリファレンス 電圧として帰還する補正回路を備えたことを特 後とする請求項4記載の固体摄像装置。

- 6. 複数の信号出力を記憶装置に書き込む際に、 複数信号出力のうち、基準とした信号以外の信 号を遅延する手段と、前記基準とした信号を読みだ の遅延した信号を、撮像素子から信号を読みだ した周波数よりも高速に切り替える手段と、順 次一つもしくは複数の記憶装置に書き込む手段 と、前記記憶装置からTVフォーマットに適合 するよう読みだす事を特徴とする請求項1記載 の間体級像装置。
- 7. 前記配憶装置に書き込む周波数は、前記撮像素子の画素数とTVフォーマットから決定される周波数であることを特徴とする請求項 6 記載の固体撮像装置。
- 3. 発明の詳細な説明

【産業上の利用分野】

本発明は、固体撮像素子、特にCCDを用いた

- 3 -

平1820×垂直1035となっている。 HDT V用機像素子の水平クロック周波数は、現行の NT S C 方式が10~14 M M であるのに比べ、 直周波数が33.75 K M と約2倍となるため、
約5~7倍の74.25 M M M にもなってしまう。
HDTV用の撮像素子としてC C D が主に研究されているが、水平のクロック周波数がこのように高くなると、次に示す問題が生じてくる。

すなわち、水平CCDを駆動する条件としての問題は、水平CCDの駆動電極総容量は数十~数百ピコファラドと通常のNTSC方式用素子と変わらないにもかかわらず、駆動周波数は、5~7倍に高速化する必要がある。ちなみに駆動波形の立上り時間を次の条件で概算してみる。

水平CCDの駆動容量:100pF

駆動周波数: 10.8 MHz (NTSC)

; 74.25 MHz (HDTV)

今、駆動波形の形状を第2図(b)に示すように、最悪でも波形の立上り、平坦部、立ち下がり 部がほぼ同一時間(t0)とれることを仮定する 級像裝置の駆動方法および信号読みだし処理回路 に関するものである。

【従来の技術】

近年、家庭用ビデオカメラに多用されている撮像素子にCCD型機像素子がある。CCD撥像素子は第2図(a)に示すように、順次信号電荷をCCDによって転送し、出力部まで導いてくる。第2図のCCDでは、インターライン型のCCDを示しているが、基本的には垂直CCD21、水平CCD22ははで、金の電子では、水平CCD22は、水平CCD22は、水平CCD22は、水平CCD22は、水平CCD22は、水平CCD22は、水平CCD22は、水平CCD22は、水平CCD22は、水平CCD22は、水平CCD22は、水平CCD22は、水平CCD22は、水平CCD22

次世代のテレビジョン方式として、現行テレビに比べ、より高精細な画像を提供できるHDTV(High Definition Television)の研究がさかんに行われている。HDTV方式では、画素数が現行方式に比べ、水平、垂直方向とも、2倍以上に増大している。ちなみにNHKが推進しているHDTVのスタジオ規格では、有効画素数が水

- 4 -

と、NTSCの場合は、

93.12nS÷4=23.28nS HDTVでは、

13.47nS÷4=3.37nS
となる。立上りの時定数を3rと見稼り、容量100pFで計算すると、クロックドライバの出力インピーダンスは、NTSCで70Ω前後、HDTVでは、10Ωもの低インピーダンスを数百M版もの広い帯域で実現しなければならない。この条件を満足することは、現状では非常に困難なことである。

そこで、第3図に示すように水平CCDを2本設け、信号を1 画素毎に第1のCCD22"と第2のCCD22"へ交互に読み込み、水平の転送 関波数の低速化(HDTVの場合、37.125 Mth)を図っている。この方式では、別々の信号 検出部24"、24"から出力された信号を外部 回路で順番どおりに合成することが必要である。一般的にCCD撮像素子では、素子出力信号を、まず低雑音化の目的で相関二重サンプリング回路

(Correlated Double Sampling、以下CDS 回路と記す)処理を行う。

まず、CDS回路について簡単に説明する。

CDS 回路は、衆子の検出回路で発生するランダム雑音額のうちリセット雑音と1/f 雑音 (ここでは詳述せず)を低減する事ができる。一般には、クランプ回路とサンプルホールド回路から構成されている。

第4図に2行の水平CCDを備えた撮像系子の 場合のCDS回路の一例を示す。第4図(b)の タイミング波形図にあるように、撮像素子からは 1 画素毎に交互に信号が得られる。(位相が18 0°反転)。よって第4図(c)に示すように1 80°位相のずれたパルスでそれぞれの出力信号 をクランプ回路41、42でクランプし、リセット 地音を抑圧する。次にこの信号をハイイッチら1、 メンスパッファ回路で受けたのち、スイッチら1、 S2とコンデンサCHで構成するサンプルホール ド回路43で交互にサンプリングを行い(第4図 (d))、2出力を混合して等価的に2倍のサン

). 7 ...

また、 2 行號みだし方式では、 撮像素子の 2 出力を外部回路 (CDS回路等) で合成するまでの処理状態が何らか異なれば、 同様の問題が発生する。この状態ではクロック成分は画面上に概絡となって現われ、 大変画質を損なう。

【発明が解決しようとする課題】

[課題を解決するための手段]

プル周波数の信号へ変換する(第4図(e))。
2行號み出し方式の各信号出力の周波数スペクトラムを考える。第5図にこれを示す。第5図
(a)は出力1の、(b)は出力2の周波数スペクトラムを記述したのは、出力1に対しこの成分が逆相であることを表わしている。出力1と出力2を合成したときのスペクトラムを(c)に示すが、クロック周波数 f c p の 側 液 帯 成 分 は 互 い に 相 殺し、原理的には 2 f c p で 処理したのと等価とな

しかし、2行競み出し方式はナイキスト 周波数とクロック 周波数が同一となるため、必要な出力信号帯域はクロック 周波数ぎりぎりまで使用しなければならない。さらに、CCDの出力信号には、通常はクロック 周波数成分がウェル等を介して濁池してくる。このためクロックの飛込み状態が各チャンネルで異なる場合には、信号を合成したのちにもクロック成分がキャンセルされずに残るという問題が発生する(第5図(c)中にしめす)。

€ 8 €

そこで、本発明では、この複数本の水平CCDの構造と信号競みだし方法および信号処理を工夫し、前記した問題点を解決する手段を提供するものである。信号処理として使用する機能はメモリによる時間輸変換処理である。

近年、メモリは大容量・高速化が実現されると 同時に価格も安価になり、ヒデオ領域でも大量に 使用されるようになってきた。

本発明ではTVフォーマットとセンサの画素数から決まる走変手順と異なった方法で読みだし、メモリ上で変換することにより、クロック周波数を水平CCDを一本用いる場合と実質的に同じとする。

すなわち複数の信号出力線をもち、その出力線から撮像エリア中の異なった位置の画素信号情報を、同時にかつ別々に読みだすことが可能な固体撮像素子を使用し、前記固体撮像素子から、その素子の画素数とTVフォーマットから決定される読みだし周波数と異なる周波数で複数の画素情報を同時に読みだすこと、また前記複数の画素情報

を一つもしくは複数の記憶装置に書き込むこと、 さらに前記一つもしくは複数の記憶装置から T V フォーマットに適合するように読みだす。

【作用】

本発明を用いると、水平CCDは、同一水平走 壺線の全画素を連続して読みだすことができるの で、クロック周波数成分をナイキスト周波数外と する事が可能となり、前記の問題点を解決するこ とができる。

【実施例】

第1図に本発明に用いる撮像素子の構成の一実施例を示す。従来の素子構成と異なる点は、垂直CCDの本数と同じ数のパケットを持つ水平CCDを複数本設けた点である(第1図では2本の例を示す)。

通常、インターライン型CCDでは、水平ブランキング期間に一ラインづつ垂直CCDをシフトしてゆくが、本発明の素子構造では、複数本分類けたCCDの数だけ水平ブランキング期間に垂直CCDを転送する。第1回では、2水平走査線づ



各 画素を走査する時間は、等価的に同一である。 このことは、本発明の信号読みだし方法でも、テ レビジョン方式の規格に信号を過不足なく変換で きることを意味している。

次に、この信号変換方法について、第6図を用いて詳細に説明する。

固体機像素子61からは、前述したように信号出力端子 o u t 1、 o u t 2 より同時に得られる。固体操像素子61には、クロックパルス発生器(同期信号発生器も含む)62より、水平方向の画素数を2倍の水平走査周期で走査するクロック周波数(37.125 M Hz)が供給されている。信号出力S o 1、S o 2 は、スイッチ回路63でフィールド周波数毎に切り換えられ、メモリ回路64、65、66、67へ加えられている。

メモリ64、65には第nフィールドの信号を 書き込み、第n+1フィールドの信号はメモリ6 6、67に書き込む。メモリ64、65、66、 67は、メモリアドレス発生回路68で作られた アドレス倍号によって動作する。アドレス発生回 つ転送された電荷のうち、はじめの水平走査線の信号電荷は、一本目のCCD12,を乗り越えて2本目のCCD12,へ送られる。2本目の水平走査線の信号電荷は水平CCD12,に送られる。この動作が終了した後、2本の水平CCD12,12,を同時に転送を開始させる。

上記本発明の構成において従来例と異なる点点は、2水平走空線分の信号、すかわち2倍の面蓋を同時に読みだすことになる。つまり、出力端子1、2からは、撮像素子の水平でCCDを従来ので変異でである。水平でCCDが多数でである。水平ででは、少ので変異なる。このままではテレビジョン信号の別名には水平では、2、で変異なる。このままではテレビジョンには水平では、のでで、一ででは、変異になる。このままでは、2、で変異なる。このままでは、2、で変異なる。このままでは、2、で変異なるのでのでは、2、で変異なるのでは、2、水平を変異ののでで、変異などには、2、では、変異などには、2、では、変異などには、2、では、変異などには、2、では、のに比べ、本発明では、2、では、同時に得られるので、



路68は同期信号発生回路62から同期パルスをもらい、同期して動作する必要があることは説明の必要がなかろう。

メモリ64、65とメモリ66、67はフィールド毎に書き込みと読みだしを交互に行なっている。第6回の実施例では、メモリ64、65が書き込み状態であり、メモリ66、67は読み出し状態となっている。メモリ66、67には水平走査関期ごとに別々に分かれて書き込まれているので読みだし時には、スイッチ回路S4(次フィールドではS3)で読みだされた信号を水平走査周期ごとに交互に切り換えながら合成する必要がある。

第7図にこの動作のパルスタイミングチャート を示す。

VDは垂直同期信号を表わし、HDは水平同期 信号を表わしている。Saはスイッチ回路63内 のスイッチを駆動するパルスを示している。Sb、 ScはスイッチS3、S4を駆動するパルスを示 しており、フィールド毎にどこにも接続されない 状態 (第6 図では、点線で表示) と 1 水平周期毎に切り替わる状態を繰り返す。 A 1 , A 2 , A 3 , A 4 は、メモリ64、65、66、67に加えられるアドレスの様子を模式的に表したものである。 A 1 , A 2 はメモリ64、65 に対応しており、 A 3 , A 4 はメモリ66、67 に対応している。

第6図では、メモリ64、65は書き込み状態であり、アドレスの周期は撮像妻子のクロックレートの2倍の周期でアドレスが加えられており(A3, A4)、1走査周期毎とによられており(A3, A4)、1走査周期毎とレートで信号が読みだされている。また、メモリ66、67には、第7図に示すように、1水平走査期間毎に示すスイッチS4(次フィールドではS3)を切り替えることによりテレビフォーマットに即した信号が連続的に得られる。

以上、述べたように、メモリを用いて時間輸変 換を行うと、微小な信号電荷を扱う関体撮像素子 部では、1水平走査期間に対応した画素を2行に分けることなく連続して読みだすため、ナイキスト周波数位程にクロック 両波数成分が存在することがなく、前記した問題点を原理的に引き起変をことがない。本発明では、メモリで時間軸変数数の関係が、前記した問題点を持つと危惧する向きをの関係が、前記した問題点を持つと危惧する向きが、実際には、メモリ部での処理はデイギ領あるが、実際には、メモリ部での処理はデイギ領あるが、実際には、メモリ部での処理はデイギ領をある。

的記したように、健来例のCCDの認み出し方方 法では、映像信号が1 画素毎に異なった信号が 場子から得る事になるので、出力回ック周波数 パランキ(DCオフセット)はクロック周波数 分(ナイキスト周波数)に変換されてしない。 質的な信号帯域を制限しなければならない。これ に比べ、本発明では各出力回路から連続的に信号 を得るため、出力回路の直流分のパラツキは を得るため、出力回路の裏レベル)のパラツキと そのまま直流分(信号の黒レベル)のパラツキと

- 15

なるだけである。これは1水平走蛮周期毎に直流 分が変化するので画面に横縞となって現われるが、 周波数的には、水平走査周波数成分である。テレ ビジョン信号には、水平、垂直周期毎に、ブラン キング期間が設けられているので、この期間を直 流固定することで簡単にこの成分を除去すること ができる。

第8図 (a) に、対策回路の一実施例を記載する。

接像素子の信号出力So1、So2(ここでは前記したCDS処理を施した後の信号を意味をされるが、出力So1は適当な基準直流電圧Vfにクランプする。一方、信号出力So2は接動アンプ83の出力電位にクランプするように構成する。クランプ回路81、82の処理出力は、A/Dコンバータ84、85でディジタル信号Do1、Do2に変換する。ディジタル信号Do1、Do2はスイッチ回路63に加えられる。Do2はD/Aコンバータ86に接続されている。DノAコ

- 16 -

ンバータ86の出力は、スイッチS5とホールドコンデンサC1で構成するサンプルホールド回路につながっている。各サンプルホールド出力は、差勤アンプ83の入力へ加える。

サンプルホールド回路のスイッチ S 5 は第 9 図の機像素子上に設けた光遮蔽領域 (斜線部分)をシランプする。すなわち、第 8 図 (b) に示すよりに信号の水平ブランキング期間のうちパルス C c) のがガラックの期間をサンプリングするパルススで割けてするようになす。 クランプ回路 B 1、8 2 も当然のことながら、第 8 図 (c) のパルスで剥作する。 第 8 図 (c) のパルスで剥作さる。 第 8 図 (a) の回路は 2 信号 (Solve)のませる。 第 7 で 5 に 働 くフィード バックループを構成している。この補正回路を用いることにより、 簡単に各 信号間の直流分のバラッキを改善する本ができる。

第8図の例では水平走査周期の直流固定によって補正する方法について述べたが、この方法は、水平周期に限らず垂直周期で行っても良い。

また、第8図では、ディジタル変換出力を用いて構正する例を示したが、ディジタル変換する前の倡号、すなわちクランプ回路82の出力倡号から直接サンプルホールド回路のスイッチS5へ加えても良いことは容易に理解できよう。

第10図(a) に、発明の趣旨は上記実施例と まったく同一であるが、異なった回路構成の別の 実施例を示す。

撮像素子CCD61からの出力信号So1、So2は第10図(b)に示すように前述した相関ニ重サンプリング回路(CDS回路)によってサンプルホールドされた形で得られるのが普通である(第10図中には省略してある)。本発明では、複数の出力端子より、同時に、すなわち同一位相で信号が出力される。第10図(a)では、2出力のうち、一方の出力信号を遅延回路もしてはラッチ回路101で信号位相を180°である必要はない)。

この信号をスイッチS7によって、撮像素子の

- 20 -

- 19 -

第8図に示した方法と同一思想で補正が実現できることが明白であるため、説明は割愛する。

以上、述べたように本発明の実施例は、撮像素子出力が2本ある場合を中心に説明したが、さらに多出力を持つような構成(例えば3本、4本・)としてもまったく同様の思想で実現できることは説明の必要がなかろう。また、本発明では撮像素子としてCCDを例にとって説明したが、撮像素子は本発明の条件を満たす読みだし方法が可能であればスーソアドレス方式のMOS型、各画類に増額能を持つ撮像素子等以下なる種類でも良いことは自明である。

【発明の効果】

以上、本発明を用いれば、従来の読み出し方法の欠点であるナイキスト周波数に存在するクロック周波数成分を無くすことができ、広帯域化が遠成できるばかりでなく、リンギング等も生じにくいので高画質化も実現できる。

4. 図面の簡単な説明

第1回は本発明に用いる固体撮像素子の構成を

替える。スイッチS7の出力は、同様に2倍のス ピードでディジタル変換が可能なA/Dコンバー タ102に加えられる。第10図(d)にその変 換タイミングを示す。A/Dコンパータ102の 出力は、フィールドごとに切り替わるスイッチS 8を経てメモリ103、104に入力する。メモ り103には、アドレスジェネレータ105から、 1 画素周期 (ここではクロック周波数の2倍のス ピード) 毎に第10図(b)、(c) ①、②、⑤、 ⑪ ~ 一の順番に読み込むように、第8図(a)中 に示す走査線n、n+1上の各画素位置に対応し たアドレスをメモリ103に供給する。このよう な構成によっても、第6図と同様な動作を行うこ とができる。メモリ104は、メモリ103が書 き込み動作をしているとき、標準のテレビジョン 信号レートで読みだしを行っているのは、第6図 の実施例と同様である。

この第10図の実施例でも2出力の直流分のバ ラツキを補正する必要があるのも同様であるが、

 1 2′、1 2″ …水平転送用CCD、

 2 1 … 垂直 CCD、23 m ホトダイオード、

 6 2 … 同期信号発生器および駆動回路、

 6 3、53~58-スイッチ回路、

 6 4~67、103~104…画像メモリ、

 8 1、82… クランプ回路、

83…差動增幅器、

84、85、102~A/D=>パータ、

86 "D/Aコンパータ、


101…遅延回路またはラッチ回路


代理人 弁理士 小川 勝り




~ 23 -












第 3 図








—579—

►心要信号带球。 (ナイヤスト帯域) 2fcp














第1頁の続き ②発 明 者 松 本 孝 浩 東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

(b)